Bộ nhớ dữ liệu EEPROM •_________•___________ 1.3.6.3 EEPROM Data Memory - bộ nhớ dũ liệu EEPROM ATmcga88 chứa 512 bytc bộ nhớ dữ liệu EEPROM. Nó được tồ chức thành không gian dữ liệu riêng biệt, trong chúng các byte đơn có the được đọc và ghi. EEPROM có thể đọc ghi được ít nhất 100.000 lần. EEPROM ReadAVrite Access - đọc/ghi dữ liệu vào EEPROM Các thanh ghi truy nhập EEPROM có thể được thực hiện trong không gian I/O. Thanh ghi địa chỉ EEPROM - EEARH và EEARL Bit 15 14 13 12 11 10 9 8 - - - - - - - EEAR8 EEAR7 EEAR6 EEAR5 EEAR4 EEAR3 EEAR2 EEAR1 EEAR0 7 6 5 4 3 2 1 0 Read/Write R R R R R R R R/W FVW R W R/W R/W R/W R/W R/W R.W Initial Valu© 0 0 0 0 0 0 0 X X X X X X X X X • Bits 15..9 - Res: Các bit dự phòng Các bit này được đặt dự phòng trong Atmega88 và s ẽ luôn là 0 . • Bits 8..0 - EEAR9..0: Địa chỉ EEPROM Giá trị khởi tạo của EEAR là không xác định. Giá trị thích hợp phải được gh trước khi EEPROM có thể được truy cập. Thanh ghi dữ liệu EEPROM - EEDR Bit 7 6 5 4 3 2 1 0 1Ị MSB I I I I I I Rwd'Wrtle RW R.'W RAY RAW R'W RAV RAY RAV Initiai Value 0 0 0 0 0 0 0 0 • Bits 7..0 - EEDR7.0: Dữ liệu EEPROM Đố ghi EEPROM, thanh ghi dừ EEDR chứa dữ liệu được ghi vào trong EEPROM với địa chi được chỉ ra trong thanh ghi EEAR. Khi đọc EEPROM, thanh ghi EEDR chứa dữ liệu đọc ra lừ EEPROM tại địa chì chi ra tại EEAR. EEARH EEARL EEDR __________________________ Bộ nhớ dữ liệu EEPROM •________________________ •_____________________________ Thanh ghi trạng thái EEPROM - EECR 7 6 5 4 3 2 1 0 1 - - EEPM1 EEPMO EER IE EEM P E EEPE E ER E I Read/Write R R a w FVW R'W R/W R/W R/W Initial Value ooxxooxo • Bits 7..6 - Res: Các bit dự phòng Các bit này được đặt dự phòng trong Atmega88 và sẽ luôn là 0. • Bit 5..4 - EEPM1 và EEPMO: Các bit chế độ lập trình EEPROM • Bit 3 - EERIE: EEPROM Ready Interrupt Enable • Bit 2 - EEMWE: EEPROM Master Write Enable • Bit 1 - EE WE: EEPROM Write Enable • Bit 0 - EERE: EEPROM Read Enable Phòng ngừa sai lệch dữ liệu EEPROM Trong thời gian nguồn điện v c c bị sụt dừ liệu của EEPROM có thể bị sai bởi vi điện áp cung cấp quá thấp cho CPU và EEPROM làm việc đúng. Điều này cũng tương tự đối với các hệ thống bàn mạch sử dụng EEPROM, và các giải pháp thiết kế tương tự ncn được ứng dụng. Một sự sai khác dữ liệu của EEPROM có thê bi gây ra bởi 2 yếu tố khi mà điện áp quá thấp: Đầu tiên là sự liên tiếp ghi vào EEPROM đòi hỏi một điện áp tối thiổu đế hoạt động một cách đúng đắn. Thứ 2 là CPU có thề tự thực hiện sai câu lệnh nếu điện áp cung cấp qua Ihấp. E E C R