Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
Génération de l'aperçu...
Bài giảng số 2 về thiết kế và triển khai hệ thống VLSI, tập trung vào logic CMOS, cấu trúc transistor nMOS và pMOS, cũng như các cổng logic cơ bản. Nội dung bao gồm tác động của doping lên điện trở silicon, nguyên lý hoạt động của p-n junction, và các đặc tính của transistor trong việc truyền tín hiệu logic.
Description
ng .c om Design and Implementation of VLSI Systems Lecture02 cu u du on g th an co CMOS logic Impact of doping on silicon resistivity .c om silicon 4.9951022 atoms in cm3 Resistivity 3.2 105 Ωcm dope with boron p-type cu u du on g th an co ng dope with phosphorous or arsenic n-type 1 atom in billion 1 atom in million 1 atom in thousand 1 atom in billion 1 atom in million 1 atom in thousand Electrons are more mobile/faster than holes What happens if we sandwich p & n types? A Al om p ng .c n B cu u du on g th an co One-dimensional representation ➢I n equi l i br i um, th edr i f ta nddi f f usi on components ofcur r ent a r eba l a nced;th er ef or eth enetcur r entf l ow i nga cr oss th e j uncti on i s zer o. du on g th an co ng .c om PN-junction regions of operation cu u In reverse bias, the width of the depletion region increases. The diode acts as voltage-controlled capacitor. A forward bias decreases the potential drop across the junction. As a result, the magnitude of the electric field decreases and the width of the depletion region narrows. nMOS and pMOS transistors om Each transistor consists of a stack of a conducting gate, an insulating layer of silicon dioxide and a semiconductor substrate (body or bulk) Gate Drain ng Source .c nMOS transistor Polysilicon co SiO2 pMOS transistor Source Gate Drain Polysilicon SiO2 n+ n+ p tox bulk Si n+ th an polysilicon gate L W n+ p+ SiO2 gate oxide (good insulator, ox = 3.9) p+ n bulk Si cu u du on g p-type body Body is
Résumé IA
- Nom du document
- Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
- École / Cours
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- Auteur (dans le document)
- Thầy Nguyễn Vũ Thắng
- Contenu
- Tài liệu về thiết kế VLSI và CMOS logic
- Table des matières
- Impact of doping on silicon resistivity
- PN-junction regions of operation
- nMOS and pMOS transistors
- nMOS pass ‘0’ more strongly than ‘1’
- pMOS pass ‘1’ more strongly than ‘0’
- An nMOS and pMOS make up an inverter
- More CMOS gates
- Pages
- 24 pages
- Téléversé par
- lienhejb
Foire aux questions
Ce document est-il gratuit ?
Oui. « Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng » est gratuit — il suffit de vous connecter et de cliquer sur Télécharger pour obtenir le fichier original.
Combien de pages compte ce document ?
Le document contient 24 pages, pour le cours Thiết kế VLSI. Vous pouvez le prévisualiser en ligne avant de le télécharger.
Puis-je prévisualiser avant de télécharger ?
Oui. Vous pouvez prévisualiser ce document directement sur cette page avec le lecteur en ligne, puis décider de le télécharger ou non.
Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
Génération de l'aperçu...
ng .c om Design and Implementation of VLSI Systems Lecture02 cu u du on g th an co CMOS logic Impact of doping on silicon resistivity .c om silicon 4.9951022 atoms in cm3 Resistivity 3.2 105 Ωcm dope with boron p-type cu u du on g th an co ng dope with phosphorous or arsenic n-type 1 atom in billion 1 atom in million 1 atom in thousand 1 atom in billion 1 atom in million 1 atom in thousand Electrons are more mobile/faster than holes What happens if we sandwich p & n types? A Al om p ng .c n B cu u du on g th an co One-dimensional representation ➢I n equi l i br i um, th edr i f ta nddi f f usi on components ofcur r ent a r eba l a nced;th er ef or eth enetcur r entf l ow i nga cr oss th e j uncti on i s zer o. du on g th an co ng .c om PN-junction regions of operation cu u In reverse bias, the width of the depletion region increases. The diode acts as voltage-controlled capacitor. A forward bias decreases the potential drop across the junction. As a result, the magnitude of the electric field decreases and the width of the depletion region narrows. nMOS and pMOS transistors om Each transistor consists of a stack of a conducting gate, an insulating layer of silicon dioxide and a semiconductor substrate (body or bulk) Gate Drain ng Source .c nMOS transistor Polysilicon co SiO2 pMOS transistor Source Gate Drain Polysilicon SiO2 n+ n+ p tox bulk Si n+ th an polysilicon gate L W n+ p+ SiO2 gate oxide (good insulator, ox = 3.9) p+ n bulk Si cu u du on g p-type body Body is
Lire le document entier
- Nom du document
- Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
- École / Cours
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- Auteur (dans le document)
- Thầy Nguyễn Vũ Thắng
- Contenu
- Tài liệu về thiết kế VLSI và CMOS logic
- Table des matières
- Impact of doping on silicon resistivity
- PN-junction regions of operation
- nMOS and pMOS transistors
- nMOS pass ‘0’ more strongly than ‘1’
- pMOS pass ‘1’ more strongly than ‘0’
- An nMOS and pMOS make up an inverter
- More CMOS gates
- Pages
- 24 pages
- Téléversé par
- lienhejb
Commentaires (0)
Aucun commentaire pour le moment. Soyez le premier !
Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 5 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 6 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 1 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 4 (HUST) Thầy Nguyễn Vũ Thắng
K5 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K2 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K3 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K4 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K1 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
Commentaires (0)
Aucun commentaire pour le moment. Soyez le premier !