第 1 页

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI ĐỀ THI HỌC PHẦN ET2012: Kỹ thuật Điện tử VIỆN ĐIỆN TỬ - VIỄN THÔNG Kỳ thi: Cuối kỳ Ngày thi:22/09/2021 011 Tổng số trang: 1/1 Thời gian làm bài: 60 phút Đề số: (Được sử dụng tài liệu) Ký duyệt Trưởng nhóm môn học: Trưởng Bộ môn: PGS. TS. Nguyễn Tiến Dũng Câu 1: (2đ) Cho mạch điện như Hình 1: R=400Ω, Zener Diode (D ) R Z có Uz=20V và công suất cực đại Pz=0.8W. Điện áp vào U một chiều. U R U v V t t a/ Tính dòng điện tối đa qua D để nó làm việc đúng D Z chức năng. (1đ) b/ Giả thiết: mắc thêm Rt=600Ω ở đầu ra. Tính dòng điện qua DZ khi Uv= 50V. (1đ) Hình 1 Câu 2 (2đ) ECC Cho mạch điện như hình 2, nguồn phân cực Ecc. Giả sử mạch làm việc tại điểm làm việc Q(IB, IC, UCE)= Q(10μA, 0.8mA, 8V) với IQ= 2/5 ICmax R R 2 trên đường tải tĩnh. 1 a/ Xác định hệ số khuếch đại dòng điện β và hệ số truyền đạt dòng điện α. (1đ) U b/ Xác định nguồn Ecc và dòng collector cực đại I UV R R Cmax 3 biết R2=2kΩ, R3= 4kΩ. (1đ) Hình 2 Câu 3 (2đ) Cho mạch điện trong Hình 3, sử dụng KĐTT lý tưởng. U V a/ Cho biết tên, chức năng của mạch và vẽ dạng đồ thị U O điện áp U (t) U (t) trên đồ thị thẳng hàng, khi biết: U có t [ms] v r v dạng xung tam giác như hình vẽ có biên độ đỉnh 0 1 2 3 4 |Uo|=17V, chu kỳ 4ms, KĐTT có điện áp bão hòa R1 R2 -U O |Ur_max|=16V, R1=4kΩ, R2=20kΩ. (1đ) b/ Nếu đổi vị trí đầu vào đảo và không đảo của KĐTT UV Ur trong Hình 3 thì mạch trở thành mạch gì? Vẽ đặc tuyến truyền đạt của mạch khi đó. (1đ) Hình 3 Bài 4: (2đ) AB 00 01 11 10 Cho hàm logic F(A, B, C, D) được biểu diễn bằng bìa Cac CD 00 1 nô như Hình 4. 01 1 1 1 a/ Tối thiểu hóa hàm F. (1đ) 11 1 1 b/ Viết bảng trạng thái với A=1 D=0. (1đ) 10 1 1 Hình 4 Bài 5: 2đ Cho hàm: a/ Tối thiểu hóa biểu thức G. (1đ) b/ Vẽ biểu diễn G tối thiểu bằng các phần tử NAND. (1đ) HẾT