Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- 페이지 수
- 32
- 형식
- 크기
- 2.2 MB
- Trường
- Đại học Bách khoa Hà Nội
- 조회수
- 0
- 댓글
- 0
- Lượt tải
- 0
미리보기 생성 중...
Bài giảng về công nghệ chế tạo CMOS, trình bày chi tiết các bước trong quy trình sản xuất transistor VLSI bao gồm oxy hóa, khắc, implant ion và沉 tích các lớp vật liệu. Tài liệu của thầy Nguyễn Vũ Thắng từ HUST.
- 문서명
- Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- 학교 / 강의
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 작성자 (문서 내)
- Thầy Nguyễn Vũ Thắng
- 내용
- Tài liệu trình bày về quy trình chế tạo VLSI, cụ thể là quá trình chế tạo transistor CMOS
- 목차
- Lecture 03: CMOS fabrication
- Fabricating one transistor
- Wafer preparation
- Start with P substrate
- 1. Spin Resist Coating
- 2. Expose N Well Mask
- 3. Develop resist
- 4. Implant N Well
- 5. Remove Resist
- 페이지 수
- 32 페이지
- 업로더
- lienhejb
설명
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture03 cu u du on g th an co CMOS fabrication Lecture 03: CMOS fabrication cu u du on g th an co ng .c om http://www.appliedmaterials.com/HTMAC/animated.html Fabricating one transistor UV light Mask om oxygen exposed photoresist photoresist .c Silicon dioxide Silicon substrate ng Exposed Photoresist Mask-Wafer Coating Alignment and Exposure Photoresist Ionized CF4 gas photoresist oxide Ionized oxygen gas oxide th an co Oxidation (Field oxide) oxygen Scanning ion beam G ox S D Ion Implantation Photoresist Remove cu u Oxide Etch du on g gate oxide S G Oxidation (Gate oxide) silicon nitride Dopant gas Active Regions S G D Nitride Deposition Photoresist Develop Ionized CCl4 gas Silane gas polysilicon Polysilicon Deposition Contact holes top nitride D oxide oxide Polysilicon Mask and Etch Metal contacts S G D G drain D S Contact Etch Metal Deposition and Etch cu u du on g th an co ng .c om Top view Source Gate Drain Polysilicon Source Gate Drain Polysilicon SiO2 SiO2 p+ p+ n bulk Si n+ n+ p bulk Si cu u du on g th an co ng .c om Wafer preparation cu u du on g th an co ng .c om Start with P substrate cu u du on g th an co ng .c om 1. Spin Resist Coating https://fb.com/tailieudie
자주 묻는 질문
이 문서는 무료인가요?
네. “Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng” 문서는 무료입니다. 로그인 후 '다운로드'를 클릭하여 원본 파일을 받으세요.
이 문서는 몇 페이지로 되어 있나요?
이 문서는 32페이지입니다, Thiết kế VLSI 과정용. 다운로드하기 전에 온라인으로 미리 볼 수 있습니다.
다운로드하기 전에 미리 볼 수 있나요?
네. 이 페이지의 온라인 리더를 통해 문서를 미리 본 후 다운로드 여부를 결정할 수 있습니다.
Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
미리보기 생성 중...
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture03 cu u du on g th an co CMOS fabrication Lecture 03: CMOS fabrication cu u du on g th an co ng .c om http://www.appliedmaterials.com/HTMAC/animated.html Fabricating one transistor UV light Mask om oxygen exposed photoresist photoresist .c Silicon dioxide Silicon substrate ng Exposed Photoresist Mask-Wafer Coating Alignment and Exposure Photoresist Ionized CF4 gas photoresist oxide Ionized oxygen gas oxide th an co Oxidation (Field oxide) oxygen Scanning ion beam G ox S D Ion Implantation Photoresist Remove cu u Oxide Etch du on g gate oxide S G Oxidation (Gate oxide) silicon nitride Dopant gas Active Regions S G D Nitride Deposition Photoresist Develop Ionized CCl4 gas Silane gas polysilicon Polysilicon Deposition Contact holes top nitride D oxide oxide Polysilicon Mask and Etch Metal contacts S G D G drain D S Contact Etch Metal Deposition and Etch cu u du on g th an co ng .c om Top view Source Gate Drain Polysilicon Source Gate Drain Polysilicon SiO2 SiO2 p+ p+ n bulk Si n+ n+ p bulk Si cu u du on g th an co ng .c om Wafer preparation cu u du on g th an co ng .c om Start with P substrate cu u du on g th an co ng .c om 1. Spin Resist Coating https://fb.com/tailieudie
- 문서명
- Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- 학교 / 강의
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 작성자 (문서 내)
- Thầy Nguyễn Vũ Thắng
- 내용
- Tài liệu trình bày về quy trình chế tạo VLSI, cụ thể là quá trình chế tạo transistor CMOS
- 목차
- Lecture 03: CMOS fabrication
- Fabricating one transistor
- Wafer preparation
- Start with P substrate
- 1. Spin Resist Coating
- 2. Expose N Well Mask
- 3. Develop resist
- 4. Implant N Well
- 5. Remove Resist
- 페이지 수
- 32 페이지
- 업로더
- lienhejb
댓글 (0)
댓글이 없습니다. 첫 댓글을 남겨보세요!
Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 6 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 4 (HUST) Thầy Nguyễn Vũ Thắng
Xử lý ảnh số - Đề tài: Ứng dụng thuật toán xử lý ảnh trong hệ thống cảnh báo cháy rừng (HUST) Thầy Nguyễn Vũ Thắng
Bài tập lớn Thiết kế VLSI - Nhóm 3 (HUST) Thầy Nguyễn Vũ Thắng
K5 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K2 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K3 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K4 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K1 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)

댓글 (0)
댓글이 없습니다. 첫 댓글을 남겨보세요!