Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
- 페이지 수
- 24
- 형식
- 크기
- 940 KB
- Trường
- Đại học Bách khoa Hà Nội
- 조회수
- 0
- 댓글
- 0
- Lượt tải
- 0
미리보기 생성 중...
Bài giảng số 2 về thiết kế và triển khai hệ thống VLSI, tập trung vào logic CMOS, cấu trúc transistor nMOS và pMOS, cũng như các cổng logic cơ bản. Nội dung bao gồm tác động của doping lên điện trở silicon, nguyên lý hoạt động của p-n junction, và các đặc tính của transistor trong việc truyền tín hiệu logic.
- 문서명
- Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
- 학교 / 강의
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 작성자 (문서 내)
- Thầy Nguyễn Vũ Thắng
- 내용
- Tài liệu về thiết kế VLSI và CMOS logic
- 목차
- Impact of doping on silicon resistivity
- PN-junction regions of operation
- nMOS and pMOS transistors
- nMOS pass ‘0’ more strongly than ‘1’
- pMOS pass ‘1’ more strongly than ‘0’
- An nMOS and pMOS make up an inverter
- More CMOS gates
- 페이지 수
- 24 페이지
- 업로더
- lienhejb
설명
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture02 cu u du on g th an co CMOS logic Impact of doping on silicon resistivity .c om silicon 4.9951022 atoms in cm3 Resistivity 3.2 105 Ωcm dope with boron p-type cu u du on g th an co ng dope with phosphorous or arsenic n-type 1 atom in billion 1 atom in million 1 atom in thousand 1 atom in billion 1 atom in million 1 atom in thousand Electrons are more mobile/faster than holes What happens if we sandwich p & n types? A Al om p ng .c n B cu u du on g th an co One-dimensional representation ➢I n equi l i br i um, th edr i f ta nddi f f usi on components ofcur r ent a r eba l a nced;th er ef or eth enetcur r entf l ow i nga cr oss th e j uncti on i s zer o. du on g th an co ng .c om PN-junction regions of operation cu u In reverse bias, the width of the depletion region increases. The diode acts as voltage-controlled capacitor. A forward bias decreases the potential drop across the junction. As a result, the magnitude of the electric field decreases and the width of the depletion region narrows. nMOS and pMOS transistors om Each transistor consists of a stack of a conducting gate, an insulating layer of silicon dioxide and a semiconductor substrate (body or bulk) Gate Drain ng Source .c nMOS transistor Polysilicon co SiO2 pMOS transistor Source Gate Drain Polysilicon SiO2 n+ n+ p tox bulk Si n+ th an polysilicon gate L W n+ p+ SiO2 gate oxide (good insulator, ox = 3.9) p+ n bulk Si cu u du on g p-type body Body is
자주 묻는 질문
이 문서는 무료인가요?
네. “Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng” 문서는 무료입니다. 로그인 후 '다운로드'를 클릭하여 원본 파일을 받으세요.
이 문서는 몇 페이지로 되어 있나요?
이 문서는 24페이지입니다, Thiết kế VLSI 과정용. 다운로드하기 전에 온라인으로 미리 볼 수 있습니다.
다운로드하기 전에 미리 볼 수 있나요?
네. 이 페이지의 온라인 리더를 통해 문서를 미리 본 후 다운로드 여부를 결정할 수 있습니다.
Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
미리보기 생성 중...
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture02 cu u du on g th an co CMOS logic Impact of doping on silicon resistivity .c om silicon 4.9951022 atoms in cm3 Resistivity 3.2 105 Ωcm dope with boron p-type cu u du on g th an co ng dope with phosphorous or arsenic n-type 1 atom in billion 1 atom in million 1 atom in thousand 1 atom in billion 1 atom in million 1 atom in thousand Electrons are more mobile/faster than holes What happens if we sandwich p & n types? A Al om p ng .c n B cu u du on g th an co One-dimensional representation ➢I n equi l i br i um, th edr i f ta nddi f f usi on components ofcur r ent a r eba l a nced;th er ef or eth enetcur r entf l ow i nga cr oss th e j uncti on i s zer o. du on g th an co ng .c om PN-junction regions of operation cu u In reverse bias, the width of the depletion region increases. The diode acts as voltage-controlled capacitor. A forward bias decreases the potential drop across the junction. As a result, the magnitude of the electric field decreases and the width of the depletion region narrows. nMOS and pMOS transistors om Each transistor consists of a stack of a conducting gate, an insulating layer of silicon dioxide and a semiconductor substrate (body or bulk) Gate Drain ng Source .c nMOS transistor Polysilicon co SiO2 pMOS transistor Source Gate Drain Polysilicon SiO2 n+ n+ p tox bulk Si n+ th an polysilicon gate L W n+ p+ SiO2 gate oxide (good insulator, ox = 3.9) p+ n bulk Si cu u du on g p-type body Body is
- 문서명
- Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
- 학교 / 강의
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 작성자 (문서 내)
- Thầy Nguyễn Vũ Thắng
- 내용
- Tài liệu về thiết kế VLSI và CMOS logic
- 목차
- Impact of doping on silicon resistivity
- PN-junction regions of operation
- nMOS and pMOS transistors
- nMOS pass ‘0’ more strongly than ‘1’
- pMOS pass ‘1’ more strongly than ‘0’
- An nMOS and pMOS make up an inverter
- More CMOS gates
- 페이지 수
- 24 페이지
- 업로더
- lienhejb
댓글 (0)
댓글이 없습니다. 첫 댓글을 남겨보세요!
Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 6 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 4 (HUST) Thầy Nguyễn Vũ Thắng
Xử lý ảnh số - Đề tài: Ứng dụng thuật toán xử lý ảnh trong hệ thống cảnh báo cháy rừng (HUST) Thầy Nguyễn Vũ Thắng
Bài tập lớn Thiết kế VLSI - Nhóm 3 (HUST) Thầy Nguyễn Vũ Thắng
K5 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K2 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K3 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K4 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K1 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)

댓글 (0)
댓글이 없습니다. 첫 댓글을 남겨보세요!