Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- ページ数
- 32
- 形式
- サイズ
- 2.2 MB
- Trường
- Đại học Bách khoa Hà Nội
- 閲覧数
- 0
- コメント
- 0
- Lượt tải
- 0
プレビューを生成中...
Bài giảng về công nghệ chế tạo CMOS, trình bày chi tiết các bước trong quy trình sản xuất transistor VLSI bao gồm oxy hóa, khắc, implant ion và沉 tích các lớp vật liệu. Tài liệu của thầy Nguyễn Vũ Thắng từ HUST.
- ドキュメント名
- Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- 学校 / コース
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 著者(ドキュメント内)
- Thầy Nguyễn Vũ Thắng
- 内容
- Tài liệu trình bày về quy trình chế tạo VLSI, cụ thể là quá trình chế tạo transistor CMOS
- 目次
- Lecture 03: CMOS fabrication
- Fabricating one transistor
- Wafer preparation
- Start with P substrate
- 1. Spin Resist Coating
- 2. Expose N Well Mask
- 3. Develop resist
- 4. Implant N Well
- 5. Remove Resist
- ページ数
- 32 ページ
- アップロード者
- lienhejb
説明
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture03 cu u du on g th an co CMOS fabrication Lecture 03: CMOS fabrication cu u du on g th an co ng .c om http://www.appliedmaterials.com/HTMAC/animated.html Fabricating one transistor UV light Mask om oxygen exposed photoresist photoresist .c Silicon dioxide Silicon substrate ng Exposed Photoresist Mask-Wafer Coating Alignment and Exposure Photoresist Ionized CF4 gas photoresist oxide Ionized oxygen gas oxide th an co Oxidation (Field oxide) oxygen Scanning ion beam G ox S D Ion Implantation Photoresist Remove cu u Oxide Etch du on g gate oxide S G Oxidation (Gate oxide) silicon nitride Dopant gas Active Regions S G D Nitride Deposition Photoresist Develop Ionized CCl4 gas Silane gas polysilicon Polysilicon Deposition Contact holes top nitride D oxide oxide Polysilicon Mask and Etch Metal contacts S G D G drain D S Contact Etch Metal Deposition and Etch cu u du on g th an co ng .c om Top view Source Gate Drain Polysilicon Source Gate Drain Polysilicon SiO2 SiO2 p+ p+ n bulk Si n+ n+ p bulk Si cu u du on g th an co ng .c om Wafer preparation cu u du on g th an co ng .c om Start with P substrate cu u du on g th an co ng .c om 1. Spin Resist Coating https://fb.com/tailieudie
よくある質問
このドキュメントは無料ですか?
はい。「Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng」は無料です。ログインして「ダウンロード」をクリックするだけで、元のファイルを取得できます。
このドキュメントは何ページありますか?
このドキュメントは 32 ページあります(Thiết kế VLSI コース用)。ダウンロードする前にオンラインでプレビューできます。
ダウンロードする前にプレビューできますか?
はい。このページにあるオンラインリーダーでドキュメントをプレビューし、その後ダウンロードするかどうかを決めることができます。
Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
プレビューを生成中...
Trích nội dung tài liệu
ng .c om Design and Implementation of VLSI Systems Lecture03 cu u du on g th an co CMOS fabrication Lecture 03: CMOS fabrication cu u du on g th an co ng .c om http://www.appliedmaterials.com/HTMAC/animated.html Fabricating one transistor UV light Mask om oxygen exposed photoresist photoresist .c Silicon dioxide Silicon substrate ng Exposed Photoresist Mask-Wafer Coating Alignment and Exposure Photoresist Ionized CF4 gas photoresist oxide Ionized oxygen gas oxide th an co Oxidation (Field oxide) oxygen Scanning ion beam G ox S D Ion Implantation Photoresist Remove cu u Oxide Etch du on g gate oxide S G Oxidation (Gate oxide) silicon nitride Dopant gas Active Regions S G D Nitride Deposition Photoresist Develop Ionized CCl4 gas Silane gas polysilicon Polysilicon Deposition Contact holes top nitride D oxide oxide Polysilicon Mask and Etch Metal contacts S G D G drain D S Contact Etch Metal Deposition and Etch cu u du on g th an co ng .c om Top view Source Gate Drain Polysilicon Source Gate Drain Polysilicon SiO2 SiO2 p+ p+ n bulk Si n+ n+ p bulk Si cu u du on g th an co ng .c om Wafer preparation cu u du on g th an co ng .c om Start with P substrate cu u du on g th an co ng .c om 1. Spin Resist Coating https://fb.com/tailieudie
- ドキュメント名
- Thiết kế VLSI - Bài 3 (HUST) Thầy Nguyễn Vũ Thắng
- 学校 / コース
- Đại học Bách khoa Hà Nội · Thiết kế VLSI
- 著者(ドキュメント内)
- Thầy Nguyễn Vũ Thắng
- 内容
- Tài liệu trình bày về quy trình chế tạo VLSI, cụ thể là quá trình chế tạo transistor CMOS
- 目次
- Lecture 03: CMOS fabrication
- Fabricating one transistor
- Wafer preparation
- Start with P substrate
- 1. Spin Resist Coating
- 2. Expose N Well Mask
- 3. Develop resist
- 4. Implant N Well
- 5. Remove Resist
- ページ数
- 32 ページ
- アップロード者
- lienhejb
コメント (0)
まだコメントはありません。最初のコメントを書きましょう!
Thiết kế VLSI - Bài 2 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 6 (HUST) Thầy Nguyễn Vũ Thắng
Thiết kế VLSI - Bài 4 (HUST) Thầy Nguyễn Vũ Thắng
Xử lý ảnh số - Đề tài: Ứng dụng thuật toán xử lý ảnh trong hệ thống cảnh báo cháy rừng (HUST) Thầy Nguyễn Vũ Thắng
Bài tập lớn Thiết kế VLSI - Nhóm 3 (HUST) Thầy Nguyễn Vũ Thắng
K5 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K2 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K3 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K4 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K1 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)

コメント (0)
まだコメントはありません。最初のコメントを書きましょう!