Slide Kỹ thuật ghép nối máy tính (Chương 1) - HUST. GV. Bùi Quốc Anh
- Pages
- 25
- Format
- Size
- 361 KB
- Trường
- Đại học Bách khoa Hà Nội
- Views
- 0
- Comments
- 0
- Lượt tải
- 0
Slide bài giảng Chương 1 về kiến trúc hệ máy tính và vi xử lý, trình bày các thành phần chính như CPU, bộ nhớ (ROM, SRAM, DRAM, Flash), ngoại vi và các bộ điều khiển. Nội dung bao gồm kiến trúc thiết bị kinh điển, hệ nhúng và các đặc trưng kỹ thuật của các thành phần.
Frequently asked questions
Is this document free?
Yes. “Slide Kỹ thuật ghép nối máy tính (Chương 1) - HUST. GV. Bùi Quốc Anh” is free — just sign in and click Download to get the original file.
How many pages is this document?
The document has 25 pages, for the course Kỹ thuật ghép nối máy tính. You can preview it online before downloading.
Can I preview before downloading?
Yes. You can preview this document right on this page with the online reader, then decide whether to download.
- Document name
- Slide Kỹ thuật ghép nối máy tính (Chương 1) - HUST. GV. Bùi Quốc Anh
- School / Course
- Đại học Bách khoa Hà Nội · Kỹ thuật ghép nối máy tính
- Author (in document)
- Bùi Quốc Anh
- Content
- Tài liệu trình bày kiến trúc hệ vi xử lý và máy tính, bao gồm các thành phần cốt lõi như CPU và các loại bộ nhớ khác nhau. Nó cũng mô tả chức năng và đặc điểm kỹ thuật của từng thành phần.
- Table of contents
- Ch.1 Kiến trúc hệ VXL – MT
- 1.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems
- 1.1.1. Sơ đồ:
- 1.1.1. a. Central Sub System – CS:
- + CPU: Central Processing Unit:
- + Memories (Semiconductor): K/n & ROM:
- Memories (Semiconductor): SRAM
- Memories (Semiconductor): DRAM
- Memories (Semiconductor): FLASH & Others
- Memories (Semiconductor): Logically:
- Controllers: [Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm:
- Pages
- 25 pages
- Uploaded by
- lienhejb
Generating preview...
Description
Ch.1 Kiến trúc hệ VXL – MT Kiến trúc thiết bị hệ kinh điển, các hệ nhúng Kiến trúc hệ máy tính ‘Hi Performance’ - desktop Hoạt động của hệ thống. P&I-Ch1:Architecture 1 1.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems 1.1.1. Sơ đồ: 3 phần: CS, Ngoại vi & Interface P&I-Ch1:Architecture 2 fb.com/groups/ 1 1.1.1. a. Central Sub System – CS: + CPU: Central Processing Unit: Khái niệm: Là bộ điều khiển trung tâm, thực hiện công việc được giao đặt trong bộ nhớ chương trình bằng cách thực hiện các phép xử lý lên các biến nhị phân và điều khiển thiết bị ngoại vi. Công việc bao gồm: Tìm lệnh, giải mã lệnh, [tìm toán hạng, xử lý và cất kết quả], In/Out với các port kiểu Interrupt và DMA để điều khiển thiết bị ngoại vi. P&I-Ch1:Architecture 3 Đặc trưng – Specifications: Kích thước toán hạng (bit): 4, 8, 12, 16, 32, 64... Tốc độ xử lý: Mips/Gips, clock multiplier, Kiến trúc: RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), DSP – Digital Signal Processor, Micro Controller (Micro Computer One Chip - All in one): Atmel: ATmega nnn (8bit, RISC), AT91SAMnnn (ARM core) MicroChip, PICxxx Cypress: PSoC... Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR...), Register set, Instruction set – Addressing Modes, Power Modes: Slow/ sleep/ power down modes, Mips/Wattage ... P&I-Ch1:Architecture 4 fb.com/groups/ 2 + Memories (Semiconductor): K/n & ROM: Khái niệm: Lưu thông tin (ch/tr và số liệu) dạng nhị phân, Dung lượng lớn (upto 100s Mega bit), tốc độ truy nhập nhanh (downto ns access time). Physically: tính chất vật lý như thế nào? ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, ... Là bộ nhớ chỉ đọc, vẫn lưu thông tin khi mất điện, Package : byte Access time:100..120ns Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner /Programmator) Shadow ROM?: copy nội dung từ ROM sang DRAM mỗi khi khởi P&I-Ch1:
Slide Kỹ thuật ghép nối máy tính (Chương 1) - HUST. GV. Bùi Quốc Anh
Generating preview...
Ch.1 Kiến trúc hệ VXL – MT Kiến trúc thiết bị hệ kinh điển, các hệ nhúng Kiến trúc hệ máy tính ‘Hi Performance’ - desktop Hoạt động của hệ thống. P&I-Ch1:Architecture 1 1.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems 1.1.1. Sơ đồ: 3 phần: CS, Ngoại vi & Interface P&I-Ch1:Architecture 2 fb.com/groups/ 1 1.1.1. a. Central Sub System – CS: + CPU: Central Processing Unit: Khái niệm: Là bộ điều khiển trung tâm, thực hiện công việc được giao đặt trong bộ nhớ chương trình bằng cách thực hiện các phép xử lý lên các biến nhị phân và điều khiển thiết bị ngoại vi. Công việc bao gồm: Tìm lệnh, giải mã lệnh, [tìm toán hạng, xử lý và cất kết quả], In/Out với các port kiểu Interrupt và DMA để điều khiển thiết bị ngoại vi. P&I-Ch1:Architecture 3 Đặc trưng – Specifications: Kích thước toán hạng (bit): 4, 8, 12, 16, 32, 64... Tốc độ xử lý: Mips/Gips, clock multiplier, Kiến trúc: RISC (Reduced Instruction Set Computer)vs CISC (Complex Instruction Set Computer), DSP – Digital Signal Processor, Micro Controller (Micro Computer One Chip - All in one): Atmel: ATmega nnn (8bit, RISC), AT91SAMnnn (ARM core) MicroChip, PICxxx Cypress: PSoC... Pinning/Signalling (Data/Address - Mux, Control bus, IRQ, HRQ, RD/WR...), Register set, Instruction set – Addressing Modes, Power Modes: Slow/ sleep/ power down modes, Mips/Wattage ... P&I-Ch1:Architecture 4 fb.com/groups/ 2 + Memories (Semiconductor): K/n & ROM: Khái niệm: Lưu thông tin (ch/tr và số liệu) dạng nhị phân, Dung lượng lớn (upto 100s Mega bit), tốc độ truy nhập nhanh (downto ns access time). Physically: tính chất vật lý như thế nào? ROMs: Mask ROM, PROM, EPROM, EAROM, OTROM, NonVolatile mem, ... Là bộ nhớ chỉ đọc, vẫn lưu thông tin khi mất điện, Package : byte Access time:100..120ns Ghi/nạp nội dung: T/bị chuyên dùng (ROM Burner /Programmator) Shadow ROM?: copy nội dung từ ROM sang DRAM mỗi khi khởi P&I-Ch1:
Read full document
- Document name
- Slide Kỹ thuật ghép nối máy tính (Chương 1) - HUST. GV. Bùi Quốc Anh
- School / Course
- Đại học Bách khoa Hà Nội · Kỹ thuật ghép nối máy tính
- Author (in document)
- Bùi Quốc Anh
- Content
- Tài liệu trình bày kiến trúc hệ vi xử lý và máy tính, bao gồm các thành phần cốt lõi như CPU và các loại bộ nhớ khác nhau. Nó cũng mô tả chức năng và đặc điểm kỹ thuật của từng thành phần.
- Table of contents
- Ch.1 Kiến trúc hệ VXL – MT
- 1.1. Kiến trúc Hệ VXL, Máy tính kinh điển – Embedded systems
- 1.1.1. Sơ đồ:
- 1.1.1. a. Central Sub System – CS:
- + CPU: Central Processing Unit:
- + Memories (Semiconductor): K/n & ROM:
- Memories (Semiconductor): SRAM
- Memories (Semiconductor): DRAM
- Memories (Semiconductor): FLASH & Others
- Memories (Semiconductor): Logically:
- Controllers: [Optional], vi mạch, nâng hiệu nang (performance) hệ thống, bao gồm:
- Pages
- 25 pages
- Uploaded by
- lienhejb
Comments (0)
No comments yet. Be the first!
Slide Kỹ thuật ghép nối máy tính (Chương 5) - HUST. GV. Bùi Quốc Anh
Slide Kỹ thuật ghép nối máy tính (Chương 4) - HUST. GV. Bùi Quốc Anh
Slide Kỹ thuật ghép nối máy tính (Chương 6) - HUST. GV. Bùi Quốc Anh
Slide Kỹ thuật ghép nối máy tính (Chương 2) - HUST. GV. Bùi Quốc Anh
Slide Kỹ thuật ghép nối máy tính (Chương 3) - HUST. GV. Bùi Quốc Anh
K5 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K2 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K3 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K4 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)
K1 Bộ đề luyện thi Trạng Nguyên Tiếng Việt (NXB DHQG)

Comments (0)
No comments yet. Be the first!